Abit IC7-MAX3 User Manual download pdf (Page 38)

3-10 Kapitel 3

3-4. Advanced Chipset Features

DRAM Timing Selectable:

Dieses Element stellt das optimale Timing für die folgenden vier Elemente ein, je nach den von Ihnen

benutzten Speichermodulen. Die Voreinstellung “By SPD” konfiguriert diese vier Elemente , indem sie

den Inhalt im SPD (Serial Presence Detect)-Gerät liest. Der EEPROM auf dem Speichermodul speichert

kritische Parameterinformation zum Modul, wie z. B. such Speichertyp, Größe, Geschwindigkeit,

Spannungsinterface und Modulbänke.

 CAS Latency Time:

Dieses Element regelt die Latenz zwischen dem DRAM-Lesebefehl und der Zeit, zu der die Daten

tatsächlich zur Verfügung stehen.

 Act to Precharge Delay:

Dieses Element regelt die Anzahl der DRAM-Takte für die DRAM-Parameter.

 DRAM RAS# to CAS# Delay

Dieses Element regelt die Latenz zwischen dem aktiven DRAM-Befehl und dem Lese/Schreibbefehl.

 DRAM RAS# Precharge:

Dieses Element regelt die Untätigkeitszyklen nach der Ausgabe eines Precharge-Befehls an das DRAM.

System BIOS Cacheable:

Wenn auf [Enabled] gestellt, werden Zugriffe auf das System BIOS ROM unter F0000H-FFFFFH

gecacht, wenn der Cache-Controller aktiviert ist. Je größer der Bereich des Cache RAM, desto effizienter

ist das System.

Video BIOS Cacheable:

Wie beim System-BIOS erlaubt die Aktivierung der Video BIOS Cache Zugriff auf das Video BIOS bei

C0000H bis C7FFFH zum Cachen, wenn der Cache-Controller aktiviert ist. Je größer der Bereich des

Cache-RAM, desto schneller die Videoleistung.

Memory Hole At 15M-16M:

Wenn auf [Enabled] gestellt, wird die Speicheradresse bei 15M-16M Erweiterungskarten reserviert,

IC7-MAX3

1 2 ... 33 34 35 36 37 38 39 40 41 42 43 ... 81 82

No comments

Abit IC7-MAX3 User Manual Page 38